L’inferenza AI sta trasformando il consumo energetico degli acceleratori in uno dei principali vincoli alla crescita dei data center. La International Energy Agency prevede che il consumo elettrico mondiale dei data center raddoppierà fino a raggiungere circa 945 TWh nel 2030, contro i 415 TWh del 2024. L’AI rappresenta il principale motore di questa crescita: nello scenario base dell’IEA, il consumo dei server accelerati, legato soprattutto all’adozione dell’intelligenza artificiale, aumenta del 30% all’anno fino al 2030.
All’aumentare dei carichi, prestazioni per watt e consumo del silicio incidono direttamente sui costi e sulla quantità di capacità computazionale che può essere installata entro i limiti elettrici dell’infrastruttura.
Velaura AI interviene su questo problema con Titan Core, una tecnologia di progettazione dei chip che agisce sui circuiti di calcolo degli acceleratori AI per ridurne il consumo energetico. La società dichiara una riduzione da 2 a 4 volte dell’energia richiesta dalle operazioni aritmetiche, mantenendo le stesse prestazioni.
Su questa tecnologia Velaura ha raccolto 110 milioni di dollari in un round Series A, raggiungendo una valutazione superiore a 1 miliardo di dollari. Il capitale servirà ad accelerare lo sviluppo e la commercializzazione del portafoglio AI, ampliare i team di engineering e le attività rivolte ai clienti e sostenere le collaborazioni con partner impegnati nelle infrastrutture AI e nella Physical AI.
Il finanziamento è guidato da Seligman Ventures, con la partecipazione del nuovo investitore Capricorn Investment Group e degli investitori già presenti Mayfield, Maverick Silicon, MARA, Premji Invest, Samsung Catalyst Fund e StepStone Group.
Titan Core interviene sui circuiti che eseguono i calcoli
Titan Core combina tecnologie proprietarie per la progettazione dei chip con l’obiettivo di ridurre l’energia assorbita dai circuiti che eseguono le operazioni matematiche degli acceleratori AI. Secondo Velaura, queste operazioni assorbono dal 40% al 70% dell’energia utilizzata da un XPU, dove la X indica genericamente diverse unità di elaborazione, come GPU, TPU o NPU, oltre ad acceleratori progettati per compiti specifici.
Una parte centrale del lavoro riguarda i blocchi MATMUL (matrix multiplication), cioè i circuiti che eseguono le moltiplicazioni di matrici su cui si basa una quota rilevante dei calcoli dei modelli di intelligenza artificiale, sia in addestramento sia in inferenza. Velaura dichiara di avere ottenuto su questi blocchi una riduzione del consumo da 2 a 4 volte mantenendo le stesse prestazioni.
La società indica per l’intero acceleratore una riduzione del consumo che può arrivare a 2 volte. I circuiti aritmetici rappresentano infatti dal 40% al 70% dell’assorbimento totale del chip, mentre il restante consumo deriva in larga parte dall’accesso alla memoria e dal movimento dei dati.
Titan Core è stato sviluppato anche per i processi produttivi avanzati a 3 e 2 nanometri, oggi tra i nodi più avanzati impiegati nei semiconduttori ad alte prestazioni. Velaura dichiara di mantenere, anche a tensioni inferiori, prestazioni, affidabilità e resa produttiva.
Come Velaura interviene sul progetto del chip
Titan Core comprende librerie digitali ottimizzate per funzionare a bassa tensione, circuiti progettati ad hoc e strumenti software proprietari impiegati per trasformare il progetto logico di un acceleratore nella sua implementazione fisica.
Questi strumenti appartengono all’EDA – Electronic Design Automation, l’insieme dei software utilizzati per progettare, verificare e preparare un circuito integrato alla produzione. Velaura ha sviluppato un proprio flusso EDA specificamente ottimizzato per il funzionamento dei circuiti a tensioni inferiori e per preservarne affidabilità, prestazioni e resa produttiva.
Il punto di partenza è il progetto RTL – Register Transfer Level, cioè la descrizione del funzionamento logico del chip prima che venga definita la disposizione fisica dei suoi circuiti sul silicio. Il cliente fornisce l’RTL insieme alle priorità relative a consumo, area occupata e altri parametri di progetto.
Velaura applica quindi le proprie librerie e metodologie di physical design e produce un layout ottimizzato che può essere integrato nell’architettura SoC – System on Chip – già utilizzata dal cliente mantenendo l’equivalenza funzionale. L’ottimizzazione interviene quindi sull’implementazione fisica del circuito senza modificarne il comportamento logico.
Il risultato può essere un file GDS, cioè il layout fisico completo utilizzato come base per fabbricare il circuito, oppure un chiplet, un componente di silicio progettato per svolgere una funzione specifica e destinato a essere integrato con altri componenti nello stesso package.
A seconda degli obiettivi del progetto, Velaura indica anche una possibile riduzione dell’area occupata sul silicio. L’effetto dipende dalle priorità definite dal cliente e si aggiunge all’ottimizzazione del consumo.
Il modello commerciale prevede sia un servizio iniziale di progettazione sia la possibilità di concedere in licenza le tecnologie proprietarie. Il cliente può quindi affidare a Velaura parte del lavoro di implementazione oppure integrare nel proprio processo di sviluppo le librerie e le tecnologie concesse in licenza.
Velaura ha rapporti già avviati con diversi hyperscaler su progetti XPU a 3 e 2 nanometri e dichiara di essere in discussione per integrare Titan Core negli acceleratori AI di prossima generazione. La società sta inoltre estendendo i contatti ad altri produttori di GPU e XPU.
Da 250 a 500 watt in meno su un acceleratore da 1.000 watt
Velaura calcola per un XPU con un consumo di 1.000 watt un risparmio compreso tra 250 e 500 watt per acceleratore. Il calcolo assume che approssimativamente metà della potenza del chip venga utilizzata dai blocchi MATMUL e applica a questa componente la riduzione da 2 a 4 volte ottenuta con Titan Core.
La stessa simulazione traduce il risparmio energetico in costi operativi. Assumendo un prezzo dell’elettricità di 0,10 dollari per kWh, Velaura calcola un beneficio compreso tra 650 e 1.300 dollari per acceleratore nell’arco di tre anni, senza includere raffreddamento e infrastruttura.
Su scala data center, Velaura indica fino a 100 milioni di dollari di risparmio energetico annuo per installazioni comprese tra 100.000 e 250.000 XPU, a seconda dei workload AI.
La riduzione della potenza richiesta dal singolo acceleratore permette inoltre, nelle infrastrutture già vincolate dalla capacità elettrica disponibile, di installare un numero maggiore di XPU entro lo stesso limite di potenza. A livello di rack questo significa aumentare la densità computazionale, concentrando una maggiore capacità di calcolo nell’infrastruttura esistente senza aumentare nella stessa proporzione l’assorbimento elettrico.
La minore potenza assorbita riduce anche le esigenze di raffreddamento e distribuzione elettrica. Sono effetti che incidono direttamente sul TCO – Total Cost of Ownership, il costo complessivo dell’infrastruttura durante il suo ciclo operativo.
Patrick Moorhead, CEO e Chief Analyst di Moor Insights & Strategy, lega a questo punto il potenziale economico della tecnologia, mantenendo distinta la validazione produttiva dagli ulteriori risultati che Titan Core dovrà dimostrare sugli acceleratori AI: “Se i guadagni di efficienza saranno confermati da una validazione indipendente, le implicazioni per il TCO dei data center e per la capacità di calcolo installabile saranno sostanziali”.
Il costo energetico di ogni token
Il rapporto fra consumo dell’acceleratore ed economia dell’inferenza emerge anche dalla valutazione di Dylan Patel, fondatore e CEO di SemiAnalysis. La società di analisi monitora più di 200 neocloud e 6.000 data center nel mondo e considera la disponibilità di energia uno dei principali vincoli alla crescita dell’infrastruttura AI.
Patel collega direttamente Titan Core al costo energetico della generazione dei token: “Riducendo l’energia necessaria per generare i token AI, Titan Core offre ai clienti di Velaura una soluzione concreta per aumentare l’efficienza, ridurre l’OPEX e destinare al calcolo una quota maggiore del costo complessivo del data center”.
SemiAnalysis prevede inoltre una forte crescita della generazione elettrica behind the meter, cioè prodotta direttamente presso il data center anziché prelevata interamente dalla rete. Nel marzo 2026 Patel ha indicato che verso la fine del decennio circa metà della nuova capacità energetica aggiunta per i data center potrebbe essere behind the meter, una scelta che attribuisce anche alle difficoltà e ai tempi necessari per ottenere nuove connessioni alla rete.
Il collegamento con l’inferenza è diretto: ogni riduzione dell’energia necessaria a produrre un token diminuisce il costo variabile dell’esecuzione del modello e libera capacità elettrica che può essere utilizzata per servire ulteriori richieste.
Oltre 30 milioni di ASIC già prodotti
La tecnologia a bassa tensione su cui si basa Titan Core deriva da tecniche che Velaura dichiara di avere già utilizzato in oltre 30 milioni di ASIC, cioè chip progettati per compiti specifici, prodotti su più generazioni di processi produttivi.
Questa base produttiva ha permesso alla società di raccogliere dati su affidabilità e resa produttiva, cioè la percentuale di chip funzionanti ottenuti da ciascun wafer. Velaura indica inoltre una validazione della tecnologia attraverso diversi tape-out, il passaggio con cui un progetto di chip completato viene consegnato alla fabbrica per la produzione, su differenti nodi tecnologici.
La società presenta questa esperienza produttiva anche come un elemento commerciale. Partire da tecnologie già utilizzate su decine di milioni di chip fornirebbe ai clienti, secondo Velaura, un vantaggio di diversi anni nel time-to-volume, cioè nel tempo necessario per passare dal progetto alla produzione su larga scala, rispetto allo sviluppo autonomo di una tecnologia equivalente. La stima tiene conto dei rischi associati a resa produttiva, affidabilità e rispetto delle tempistiche di sviluppo.
Gli acceleratori AI operano comunemente intorno a 700-800 millivolt, mentre Velaura dichiara di avere sviluppato circuiti capaci di lavorare a tensioni sensibilmente inferiori. L’esperienza produttiva dell’azienda comprende ASIC a 3 nanometri con tensioni di ingresso comprese tra 240 e 350 millivolt, valori indicati per il silicio utilizzato nei prodotti Teraflux.
Ridurre la tensione consente di diminuire il consumo dinamico dei circuiti perché, nella logica CMOS utilizzata nei chip digitali, la potenza varia con il quadrato della tensione di alimentazione. Una riduzione della tensione può quindi produrre un effetto particolarmente rilevante sui consumi, a condizione di riuscire a mantenere frequenza, affidabilità e resa produttiva.
Il funzionamento a tensioni molto basse aumenta però la sensibilità a fenomeni come i soft error, errori temporanei nei dati elaborati o memorizzati dal circuito che possono essere provocati dall’interazione con particelle neutroniche o alfa senza causare un danno permanente al chip. Il problema riguarda in particolare gli elementi che conservano uno stato e le memorie SRAM integrate nel circuito.
Velaura dichiara di affrontarlo attraverso logiche proprietarie irrobustite e tecniche di correzione degli errori integrate nel progetto. La società ha sviluppato inoltre librerie digitali caratterizzate specificamente per il funzionamento a bassa tensione e circuiti custom destinati a preservare le prestazioni in queste condizioni.
Anche la fase di back-end design, nella quale la descrizione logica del circuito viene trasformata nella disposizione fisica dei componenti e delle connessioni sul silicio, deve essere adattata al funzionamento a bassa tensione. Velaura utilizza flussi specifici con l’obiettivo di mantenere resa produttiva e affidabilità e ottimizzare contemporaneamente la densità del circuito, cioè la quantità di logica che può essere collocata nell’area disponibile sul chip.
Una tecnologia che interviene direttamente sulla tensione
Il principio utilizzato da Titan Core parte dalla relazione tra tensione di alimentazione e consumo della logica CMOS. La potenza dinamica dipende dall’attività di commutazione dei transistor, dalla capacità elettrica del circuito, dalla frequenza e soprattutto dalla tensione di alimentazione, il cui contributo cresce quadraticamente.
La frequenza ha invece una relazione approssimativamente lineare con il consumo. Velaura sfrutta questa differenza cercando di portare i circuiti a tensioni inferiori senza ridurne le prestazioni.
L’applicazione ai blocchi MATMUL è particolarmente rilevante perché queste unità vengono replicate in grande numero negli acceleratori AI. Oltre alle moltiplicazioni di matrici, la parte aritmetica comprende unità MAC – Multiply-Accumulate, accumulatori e funzioni di attivazione. Intervenire su circuiti presenti ripetutamente nell’architettura permette alla riduzione ottenuta sul singolo blocco di riflettersi sul consumo complessivo dell’acceleratore.
L’integrazione nelle architetture SoC esistenti mantiene, secondo Velaura, la piena equivalenza funzionale. Il cliente può quindi conservare l’architettura logica e il proprio design flow mentre l’ottimizzazione interviene sulla realizzazione fisica del circuito e sulla tensione operativa.
Da Auradine a Velaura AI
La società ha adottato il nome Velaura AI il 3 marzo 2026, sostituendo quello di Auradine e ampliando il proprio raggio d’azione verso cloud, edge e Physical AI. La progettazione digitale ad alta efficienza energetica costituisce la base tecnologica su cui l’azienda sta costruendo il nuovo portafoglio dedicato all’intelligenza artificiale.
Velaura è stata fondata nel 2022 e il suo team riunisce competenze provenienti da aziende come Qualcomm, Marvell, Nvidia, Intel, Apple e Google. La società continua a operare anche nel settore blockchain, nel quale ha sviluppato ASIC e sistemi per il mining di Bitcoin con particolare attenzione all’efficienza energetica.
Con il passaggio a Velaura AI è entrato nel gruppo dirigente anche Manu Gulati. Gulati ha lavorato in Apple, Google e Qualcomm ed è stato cofondatore di Nuvia, la società specializzata in processori ad alte prestazioni acquisita da Qualcomm per circa 1,5 miliardi di dollari. Oggi figura nel management di Velaura come Chief Development Officer e guida le attività di architettura AI e di engineering hardware e software.
Dai data center alla Physical AI
Il nuovo finanziamento accompagnerà anche l’espansione nella Physical AI, dove l’intelligenza artificiale viene eseguita da macchine che devono elaborare informazioni e interagire direttamente con l’ambiente fisico.
Velaura utilizza Titan Core anche per questa classe di sistemi, indicando applicazioni in robot industriali, AMR – Autonomous Mobile Robot – e cobot, droni e UAV, robot umanoidi ed edge device. L’obiettivo è fornire elaborazione AI in tempo reale mantenendo elevato il rapporto tra prestazioni e potenza assorbita.
In questi sistemi l’efficienza energetica incide direttamente anche sull’autonomia. Un robot, un drone o un dispositivo edge deve infatti conciliare capacità di elaborazione con i limiti imposti da alimentazione, dissipazione termica e batterie.
La tecnologia a bassa tensione viene così proposta da Velaura per due ambienti nei quali l’energia disponibile condiziona direttamente la capacità di calcolo utilizzabile: i grandi cluster di acceleratori dei data center e i sistemi autonomi che devono eseguire localmente i workload AI. Il round da 110 milioni di dollari finanzierà l’espansione commerciale e tecnologica di entrambe le aree.
