Trapelano dettagli sul futuro di Merced

Un rapporto di Intel riguardante il futuro dell’architettura Ia-32 e Ia-64
ha rivelato alcuni dettagli su quali tecnologie verranno implementate in
Merced, la futura piattaforma a 64 bit del produttore, alcuni dei quali
sconosciuti. In aggiunta il documento, disponibile presso un sito Ftp di
Intel, rivela informazioni concernenti Foster e McKinkey, due successive
evoluzioni previste dal colosso dei silicio all’interno della propria
famiglia di chip. Secondo quanto contenuto nel rapporto, e riportato da
fonti d’Oltreoceano, il lancio di Merced, che utilizzerà tecnologia a 0.18
micron, sarebbe tuttora previsto verso la metà del prossimo anno. McKinley
,
con il quale Intel intende arrivare a clock superiori a 1 Gigahertz, sarà
invece realizzato nel 2001 mentre Madison, una versione Ia-64 a più alte
prestazioni, e Deerfield, destinato alla fascia più economica, dovrebbero
seguire a ruota. Questi ultimi saranno basati su tencnologia a 0.13 micron.
Riguardo a Foster, poi, le informazioni contenute nella presentazione
parlerebbero di un chip con architettura Ia-32 che implementa una maggiore
quantità di cache livello 1 e livello 2, con bus a larghezza di banda pari
a 3,2 Gbps. Quanto a Merced, Intel affermerebbe che il chip offirà
prestazioni 20 volte superiori rispetto ai Pentium Pro e tre volte migliori
nei confronti di Tanner per quanto rigguarda la grafica 3D. Inoltre, il
processore dovrebbe offrire completa compatibilità con l’architettura
Ia-32. Il dettagio tecnico vedrà l’implementazione di tre livelli
gerarchici di cache e l’estensione della tecnologia di correzione di errore
Ecc su bus e processore. La cartridge del processore incorporerà, inoltre,
tecnologie per il dissipamento del calore. A detta di Intel, la
microarchitettura di Merced sarebbe in sostanza completamente definita.