Huawei presenta la legge di scaling Tau, una nuova strada oltre la Legge di Moore

Huawei presenta la legge di scaling Tau, indicata con la lettera greca τ, come nuovo principio per sostenere l’evoluzione delle prestazioni e della densità dei semiconduttori in una fase in cui la Legge di Moore mostra limiti sempre più evidenti. L’annuncio è arrivato durante l’IEEE International Symposium on Circuits and Systems 2026, dove He Tingbo, President of Huawei Semiconductor e Director del Huawei Scientist Committee, ha illustrato un approccio che prova a spostare il baricentro dell’innovazione dal solo scaling geometrico dei transistor allo scaling temporale.

Il punto è tecnico, ma ha conseguenze industriali ampie. Per oltre cinquant’anni l’industria dei semiconduttori ha seguito la traiettoria della miniaturizzazione: ridurre la dimensione dei transistor, aumentare la densità, migliorare le prestazioni e contenere il costo per transistor. Quel modello, però, è sempre più difficile da sostenere. I limiti fisici dei processi produttivi si fanno più stringenti, i benefici economici della miniaturizzazione si riducono e la domanda di capacità computazionale continua invece a crescere, spinta da intelligenza artificiale, smartphone evoluti, cloud, sistemi distribuiti e nuove architetture di calcolo.

La legge di scaling Tau nasce come risposta a questa pressione. Huawei non propone semplicemente una nuova tecnica di progettazione dei chip, ma un principio di co-ottimizzazione multilivello che collega dispositivi semiconduttori, circuiti, chip e sistemi. L’obiettivo è ridurre progressivamente la costante temporale τ, intervenendo sui ritardi di propagazione, sulle interconnessioni, sui percorsi critici, sull’esecuzione dei carichi di lavoro e sulle comunicazioni tra componenti. In altre parole, se non è più sufficiente ridurre soltanto la dimensione fisica dei transistor, diventa necessario comprimere il tempo necessario al sistema per elaborare, trasferire e coordinare le informazioni.

La legge di scaling Tau di Huawei prova a superare i limiti dello scaling geometrico

La Legge di Moore ha guidato per decenni la crescita dell’industria dei semiconduttori, ma oggi il suo modello originario non basta più a spiegare la traiettoria del settore. La riduzione della geometria dei transistor resta importante, ma è sempre più costosa, complessa e soggetta a vincoli fisici. Inoltre, la semplice densità non garantisce automaticamente un miglioramento proporzionale delle prestazioni a livello di sistema.

Huawei parte da questa constatazione per introdurre un diverso criterio di progresso. La legge Tau non elimina il tema della densità, ma lo collega a una variabile più ampia: il tempo. La costante temporale τ diventa il parametro da ridurre lungo l’intera architettura, dal livello fisico del transistor fino all’organizzazione dei sistemi di calcolo. È un cambio di prospettiva perché spinge a ragionare non solo su quanti transistor possano entrare in una determinata area di silicio, ma su quanto rapidamente quei transistor, i circuiti e i sistemi possano cooperare per produrre prestazioni reali.

Questa impostazione è particolarmente rilevante in un contesto in cui l’AI computing richiede sistemi capaci di muovere enormi quantità di dati, ridurre la latenza, aumentare il parallelismo e migliorare l’efficienza energetica. La miniaturizzazione da sola non risolve il problema se le interconnessioni, i percorsi critici, la memoria, i protocolli di comunicazione e la gestione dei workload diventano colli di bottiglia.

La legge Tau punta quindi a una visione più sistemica. Prestazioni, efficienza e densità non dipendono soltanto dal singolo nodo produttivo, ma dall’ottimizzazione coordinata di più livelli. È una risposta alla crescente complessità dell’elettronica contemporanea, in cui il valore non si misura più soltanto nel transistor, ma nella capacità del sistema complessivo di trasformare hardware, software e architettura in calcolo utile.

LogicFolding è il primo tassello dell’approccio Tau

Tra le tecnologie alla base della legge di scaling Tau, Huawei indica LogicFolding. Il concetto è intervenire sul livello circuitale per superare alcuni limiti dei layout tradizionali, riducendo il cablaggio dei percorsi critici e diminuendo il carico resistivo e capacitivo nella propagazione del segnale. In termini pratici, l’obiettivo è ridurre ritardi e inefficienze che incidono sulle prestazioni, soprattutto quando la complessità dei circuiti cresce e le connessioni diventano una componente sempre più determinante.

Il tema delle interconnessioni è centrale. Con transistor sempre più piccoli e architetture sempre più dense, non basta moltiplicare gli elementi logici: bisogna anche farli comunicare in modo più efficiente. I ritardi introdotti dal cablaggio, dalle capacità parassite e dalle resistenze possono limitare il vantaggio ottenuto dalla miniaturizzazione. LogicFolding si inserisce proprio in questo spazio, cercando di ridurre la distanza funzionale tra le parti del circuito e migliorare la densità logica senza dipendere esclusivamente dalla riduzione geometrica.

Huawei presenta LogicFolding come uno degli strumenti concreti per applicare la legge τ. Non è quindi una tecnologia isolata, ma parte di una strategia più ampia. A livello di dispositivo, l’azienda punta a ottimizzare resistenza e capacità parassita di transistor e interconnessioni. A livello circuitale, lavora sui layout e sui percorsi critici. A livello di chip, introduce una progettazione full-stack coordinata tra software, architettura e silicio. A livello di sistema, interviene sui protocolli di interconnessione e sulla gestione della memoria.

Questa architettura a più livelli è il tratto distintivo della proposta. Huawei non limita la legge Tau alla fisica del semiconduttore, ma la estende all’intero percorso dell’informazione: dal transistor al sistema distribuito.

Dal dispositivo al sistema, la co-ottimizzazione diventa il nuovo terreno competitivo

La legge di scaling Tau si sviluppa su quattro livelli. Il primo è quello del dispositivo, dove l’obiettivo è minimizzare la costante temporale agendo su transistor e interconnessioni. Qui entrano in gioco resistenza, capacità parassita e proprietà fisiche dei componenti. È la base del problema: ogni ritardo accumulato a questo livello può propagarsi ai livelli superiori.

Il secondo livello è quello circuitale, dove LogicFolding punta a ridurre il cablaggio nei percorsi critici e a migliorare la propagazione del segnale. Il vantaggio atteso riguarda sia la densità dei transistor sia le prestazioni dei circuiti. La riduzione del carico resistivo e capacitivo diventa quindi una leva per ottenere più efficienza anche quando il puro scaling geometrico rallenta.

Il terzo livello è quello del chip. Huawei parla di progettazione coordinata full-stack tra software, architettura e silicio, con un controllo più granulare e basato sul carico di lavoro dei flussi di istruzioni e dati. L’obiettivo è aumentare il parallelismo, migliorare l’efficienza e ridurre i tempi di esecuzione end-to-end. Questo passaggio è cruciale perché nei carichi AI e nei sistemi moderni le prestazioni dipendono in modo crescente dal modo in cui hardware e software vengono progettati insieme.

Il quarto livello è quello del sistema. Qui entra in gioco UnifiedBus, con l’obiettivo di ridefinire i protocolli di interconnessione nei sistemi di calcolo, abilitare un indirizzamento di memoria unificato e introdurre una semantica di memoria nativa per i SuperPoD. La finalità è ridurre drasticamente la latenza nelle comunicazioni di sistema, un aspetto decisivo nei cluster di calcolo avanzati e nelle architetture pensate per l’intelligenza artificiale.

Il messaggio industriale è evidente: il vantaggio competitivo non dipenderà più solo dalla capacità di produrre transistor più piccoli, ma dalla capacità di orchestrare in modo coerente dispositivo, circuito, chip, software e sistema. È un terreno su cui la progettazione diventa più complessa, ma anche più strategica.

Smartphone e AI computing sono i primi campi di applicazione

Huawei collega la legge di scaling Tau a due ambiti particolarmente sensibili: smartphone e AI computing. Nel primo caso, la sfida è continuare a migliorare prestazioni, efficienza energetica e integrazione in dispositivi compatti, dove spazio, consumi e dissipazione restano vincoli fondamentali. Nel secondo caso, il problema è sostenere la crescita dei carichi computazionali legati all’intelligenza artificiale, che richiedono sistemi sempre più efficienti nel trattamento parallelo dei dati e nella comunicazione tra unità di calcolo.

Secondo quanto indicato dall’azienda, negli ultimi sei anni Huawei ha progettato e prodotto in massa 381 chip sviluppati secondo la legge τ, destinati a una gamma ampia di industrie, settori e mercati. È un dato che serve a presentare la legge Tau non come un principio puramente teorico, ma come una metodologia già applicata alla progettazione di semiconduttori.

I chip Kirin, il cui lancio è previsto per l’autunno 2026, saranno i primi ad adottare l’architettura LogicFolding, con un incremento significativo delle prestazioni. È un passaggio importante perché porta la nuova impostazione in una famiglia di chip ad alta visibilità, storicamente legata ai dispositivi mobili Huawei e alla capacità dell’azienda di integrare silicio, sistema operativo, dispositivi e servizi.

La prospettiva di lungo periodo è ancora più ambiziosa. Huawei prevede che entro il 2031 i propri chip di fascia alta progettati sulla base della legge di scaling τ possano raggiungere una densità di transistor equivalente ai processi produttivi a 14 Å, pari a 1,4 nanometri. È una previsione che va letta come obiettivo tecnologico e industriale, non come semplice aggiornamento incrementale: la densità equivalente non deriverebbe soltanto dalla riduzione geometrica, ma dall’effetto combinato di scaling temporale, architetture circuitali e co-ottimizzazione multilivello.

La legge Tau riflette anche la pressione geopolitica sui semiconduttori

La proposta di Huawei va letta anche nel quadro più ampio della competizione globale sui semiconduttori. L’accesso ai nodi produttivi più avanzati è diventato un tema tecnologico, economico e geopolitico. Per un’azienda come Huawei, soggetta da anni a forti restrizioni internazionali, trovare percorsi alternativi per migliorare prestazioni e densità non è soltanto una scelta di ricerca, ma una necessità strategica.

La legge Tau si inserisce in questa dinamica perché prova a spostare parte del progresso da una dipendenza esclusiva dai processi litografici più avanzati a una maggiore integrazione tra progettazione, architettura e sistema. Questo non significa che la manifattura avanzata perda importanza. Sarebbe una lettura sbagliata. Significa però che, in un settore dove ogni ulteriore passo nella miniaturizzazione diventa più difficile, le aziende cercano nuove leve per estrarre prestazioni: packaging, architetture specializzate, co-design hardware-software, gestione della memoria, interconnessioni e ottimizzazione dei flussi di dati.

È qui che la legge Tau cerca di posizionarsi. Non come negazione della Legge di Moore, ma come possibile evoluzione o alternativa quando lo scaling geometrico da solo non basta più. Il tempo, la latenza, la propagazione del segnale e l’efficienza end-to-end diventano parametri centrali quanto la densità fisica.

Per il mercato, la domanda sarà verificare quanto questo approccio possa tradursi in vantaggi misurabili, scalabili e competitivi rispetto alle architetture sviluppate da altri grandi attori del settore. La teoria è rilevante, ma nel mondo dei semiconduttori contano i risultati: prestazioni reali, consumi, resa produttiva, costi, compatibilità software e capacità di produrre in volumi significativi.

Huawei punta su apertura e collaborazione per la nuova fase dei chip

He Tingbo ha collegato la legge Tau anche a un messaggio di collaborazione industriale: “Crediamo che apertura e collaborazione siano elementi fondamentali per sostenere il progresso continuo dell’industria dei semiconduttori. Nessuna azienda può trovare autonomamente tutte le risposte lungo il percorso evolutivo dei semiconduttori. Con la legge di scaling τ, auspichiamo di collaborare strettamente con scienziati, ingegneri e partner industriali di tutto il mondo per promuovere uno sviluppo sostenibile dell’industria dei semiconduttori e dell’elettronica”.

Il riferimento all’apertura non è marginale. La complessità dei semiconduttori moderni rende sempre più difficile innovare in modo isolato. Materiali, progettazione, EDA, architetture, software, packaging, interconnessioni e sistemi richiedono competenze distribuite. Allo stesso tempo, le tensioni geopolitiche rendono più frammentate le catene del valore. In questo contesto, parlare di collaborazione significa anche indicare la necessità di un ecosistema capace di lavorare su standard, metodologie e piattaforme comuni.

La legge Tau, per avere un impatto reale, dovrà quindi uscire dal perimetro di un singolo annuncio e dimostrare di poter diventare un riferimento progettuale condivisibile, verificabile e adottabile. La sfida non è solo scientifica, ma anche industriale: convincere partner, sviluppatori, ricercatori e clienti che il nuovo paradigma possa generare benefici concreti.

Oltre la Legge di Moore, ma senza scorciatoie

La legge di scaling Tau arriva in un momento in cui l’intera industria dei semiconduttori cerca nuove risposte. L’AI sta aumentando la domanda di potenza di calcolo, gli smartphone richiedono efficienza sempre maggiore, i data center devono gestire carichi enormi e la miniaturizzazione non offre più gli stessi ritorni lineari del passato. In questo quadro, il passaggio dal solo scaling geometrico allo scaling temporale appare coerente con l’evoluzione del settore.

Detto in modo netto, però, nessuna legge sostituisce da sola la complessità della produzione di semiconduttori avanzati. La legge Tau sarà credibile nella misura in cui Huawei riuscirà a dimostrarne l’efficacia su prodotti reali, con benchmark chiari, prestazioni sostenibili, consumi competitivi e capacità di produzione su larga scala. L’annuncio indica una direzione tecnologica interessante, ma il mercato valuterà i risultati concreti.

Il valore dell’approccio sta comunque nel riconoscere che la prossima fase dell’innovazione nei chip sarà sempre meno legata a una singola dimensione. Non basterà ridurre il transistor. Bisognerà ridurre la latenza, migliorare la comunicazione tra componenti, ottimizzare il rapporto tra software e silicio, aumentare il parallelismo e progettare sistemi capaci di usare meglio ogni ciclo di calcolo.

In questo senso, la legge Tau rappresenta una proposta forte: trasformare il tempo nella nuova metrica centrale dello scaling. Se la Legge di Moore ha misurato per decenni il progresso attraverso la densità geometrica, Huawei prova ora a spostare la discussione sulla velocità effettiva con cui l’informazione attraversa dispositivi, circuiti, chip e sistemi. È una prospettiva che non chiude il capitolo della miniaturizzazione, ma lo inserisce in un quadro più ampio, dove il futuro dei semiconduttori dipenderà dalla capacità di ottimizzare l’intera architettura del calcolo.