Etched ha raccolto 700 milioni di dollari con una valutazione di 21 miliardi, meno di un mese dopo un precedente round da 300 milioni che aveva attribuito alla società un valore di 10,3 miliardi. Il dato finanziario fotografa una crescita eccezionalmente rapida, ma acquista soprattutto significato perché coincide con il passaggio dall’ingegnerizzazione alla produzione: il primo rack di Etched è stato consegnato a Jane Street, che dopo avere provato l’hardware ha guidato il nuovo finanziamento.
Jane Street è uno dei maggiori operatori mondiali di quantitative trading e market making: nel 2025 ha generato 39,6 miliardi di dollari di ricavi netti da trading, superando anche il trading di JPMorgan. La società utilizza intensivamente software, machine learning e infrastrutture di calcolo proprietarie, e applica direttamente il machine learning alle proprie strategie operative. Gestisce inoltre infrastrutture con decine di migliaia di GPU di fascia alta; uno dei nuovi data center in Texas ospita 4.032 GPU distribuite su 56 rack con raffreddamento a liquido. Il fatto che Jane Street sia contemporaneamente primo cliente e lead investor di Etched assume quindi un peso particolare, perché il sistema viene valutato in un ambiente in cui latenza, throughput, consumo energetico e prevedibilità delle prestazioni hanno conseguenze operative immediate.
Dall’ASIC Sohu a un’intera infrastruttura per l’inferenza
La storia di Etched inizia nel 2022 con una scommessa architetturale molto più radicale. Gavin Uberti, Chris Zhu e Robert Wachen partono dall’ipotesi che i Transformer sarebbero rimasti l’architettura dominante dell’intelligenza artificiale e che, di conseguenza, fosse possibile eliminare dal processore gran parte della flessibilità necessaria a una GPU general purpose.
Nel 2024 il primo prodotto pubblico dell’azienda, Sohu, veniva infatti presentato come un ASIC – Application-Specific Integrated Circuit, cioè un processore il cui circuito viene progettato espressamente per una categoria ristretta di operazioni invece di poter eseguire, come una CPU o una GPU, workload molto differenti. Nel caso di Sohu la specializzazione riguardava l’esecuzione dei Transformer.
Il vantaggio potenziale nasce proprio da questa rinuncia alla generalità. Una GPU deve incorporare unità, circuiti di controllo e meccanismi programmabili necessari a sostenere molti tipi di calcolo. Un ASIC può dedicare una percentuale maggiore della propria area fisica alle operazioni che eseguirà realmente, aumentando in teoria prestazioni ed efficienza energetica per quella specifica classe di workload.
Uberti sintetizzava allora il rischio della strategia con una frase particolarmente esplicita: “Questa azienda è in parte una scommessa. Se i Transformer scompariranno, la nostra azienda morirà. Se invece resteranno, diventeremo una delle aziende più grandi di sempre”.
Due anni dopo, quella formulazione descrive solo parzialmente Etched. L’azienda parla oggi di frontier inference clusters, sistemi completi per l’inferenza nei quali chip, package, memoria, schede elettroniche, rete di interconnessione, alimentazione, raffreddamento e software vengono progettati come componenti di un’unica architettura. Anche il perimetro dei modelli si è ampliato: Etched dichiara di gestire Transformer densi, modelli Mixture of Experts da migliaia di miliardi di parametri e architetture alternative come Mamba.
La specializzazione rimane, ma si è spostata di livello. L’oggetto ottimizzato è diventato l’intero sistema di inferenza, dal modo in cui vengono eseguite le moltiplicazioni matriciali fino a come dati ed energia circolano all’interno del rack.
Perché l’inferenza richiede un’architettura diversa
L’inferenza è la fase in cui un modello già addestrato viene utilizzato per elaborare una richiesta e generare il risultato. Con la crescita del numero di utenti, degli agenti AI e della quantità di token elaborati, questa fase determina una quota crescente del costo operativo dell’intelligenza artificiale.
Nei grandi modelli generativi il workload può essere scomposto, semplificando, in due momenti con caratteristiche differenti. Durante il prefill il sistema elabora in parallelo il prompt e il contesto iniziale, effettuando una grande quantità di calcoli in un intervallo relativamente breve. Durante il decode vengono invece generati progressivamente i nuovi token, uno dopo l’altro, e cresce l’importanza della velocità con cui il processore può recuperare continuamente pesi e dati intermedi dalla memoria.
Tra questi dati intermedi assume particolare importanza la KV cache, o Key-Value cache, nella quale il modello conserva informazioni già calcolate sui token precedenti per evitare di ripetere le stesse operazioni a ogni nuovo token. Con contesti molto lunghi e molti utenti simultanei, questa cache può occupare grandi quantità di memoria e generare un traffico elevato tra memoria e acceleratori.
Etched affronta questi due regimi attraverso altrettanti elementi architetturali, denominati Low Voltage Inference (LVI) e Cluster Scale Memory (CSM).
L’approccio riflette una scelta più generale: progettare il sistema partendo dalle caratteristiche dell’inferenza, anziché adattare a questo compito un acceleratore concepito per sostenere workload differenti, compreso l’addestramento.
Low Voltage Inference: più calcolo entro lo stesso budget energetico
Low Voltage Inference interviene soprattutto sul lato compute-intensive del problema. Quando un acceleratore AI utilizza contemporaneamente una quota molto elevata delle proprie unità matematiche, aumenta la potenza elettrica assorbita e quindi il calore prodotto. Oltre determinati limiti, il processore deve ridurre automaticamente frequenza e prestazioni attraverso il thermal throttling, il meccanismo con cui l’hardware rallenta per evitare di superare le temperature o la potenza massima previste dal progetto.
Il principio fisico sfruttato da Etched riguarda il funzionamento dei circuiti digitali costruiti con tecnologia CMOS – Complementary Metal-Oxide-Semiconductor, alla base della quasi totalità dei processori moderni. Una parte importante dell’energia viene consumata ogni volta che i miliardi di transistor presenti nel chip cambiano stato logico. Riducendo la tensione di alimentazione diminuisce sensibilmente l’energia necessaria per queste commutazioni.
La difficoltà è che abbassare la tensione rende più difficile mantenere elevate frequenze operative e sufficiente stabilità elettrica. Non basta quindi alimentare lo stesso processore con meno volt: circuito, distribuzione dell’alimentazione e modalità di esecuzione devono essere progettati espressamente per funzionare in quel regime.
Etched afferma di avere progettato i propri blocchi matematici affinché possano funzionare a meno della metà della tensione utilizzata dalla maggior parte degli acceleratori AI, aumentando la quantità di calcolo eseguibile entro un determinato budget energetico. Nei test interni, l’azienda dichiara di riuscire a eseguire Mixture of Experts sparsi nell’ordine dei mille miliardi di parametri mantenendo oltre l’80% dei FLOPS di picco senza thermal throttling.
I FLOPS – Floating Point Operations Per Second misurano quante operazioni numeriche in virgola mobile un processore può teoricamente eseguire ogni secondo. La percentuale indicata da Etched descrive quindi quanto della capacità matematica massima del chip rimarrebbe effettivamente utilizzabile durante un workload prolungato, invece di essere ridotta dai limiti energetici e termici.
È un claim importante, che richiede ancora una validazione indipendente. La parte tecnicamente più interessante riguarda comunque il modo in cui Etched cerca di raggiungere il risultato: LVI coinvolge array matematici suddivisibili, progettazione circuitale, algoritmi di tiling e scheduling, rete di distribuzione dell’alimentazione, regolatori di tensione, packaging e raffreddamento a liquido.
Gli array matematici sono gruppi di unità di calcolo dedicate soprattutto alle operazioni matriciali utilizzate dalle reti neurali. Il tiling suddivide matrici e tensori troppo grandi in blocchi più piccoli che possano essere elaborati e mantenuti vicino alle unità di calcolo; lo scheduling decide invece in quale ordine e su quali risorse eseguire queste operazioni.
Anche l’alimentazione diventa parte dell’architettura. La Power Delivery Network (PDN) è l’insieme delle connessioni che trasporta corrente dalla scheda fino ai circuiti interni del processore, mentre i VRM – Voltage Regulator Module convertono e stabilizzano le tensioni necessarie ai chip. Quando un acceleratore assorbe centinaia di ampere, piccole variazioni o perdite lungo questo percorso possono condizionare direttamente la frequenza alla quale può funzionare.
Il packaging comprende invece le tecnologie con cui il chip di silicio viene collegato elettricamente alla memoria e alla scheda, spesso attraverso substrati e connessioni ad altissima densità. Negli acceleratori AI moderni non è più un semplice contenitore protettivo: distanza e larghezza delle connessioni tra processore e memoria incidono direttamente su banda, latenza e consumo.
Infine i cold plate sono piastre metalliche attraversate da liquido refrigerante e poste direttamente sui componenti che producono più calore. Permettono di rimuovere molta più energia termica rispetto alla tradizionale ventilazione ad aria e sono ormai una componente essenziale dei rack AI ad alta densità.
L’ottimizzazione attraversa quindi l’intera catena dal transistor alla generazione del token. Un processore in grado di funzionare a una determinata tensione non sarebbe sufficiente se alimentazione, distribuzione della corrente, raffreddamento e scheduling del workload impedissero al rack di mantenere quel regime durante l’esecuzione reale.
Cluster Scale Memory: la memoria diventa una risorsa del cluster
Il secondo problema riguarda il decode. Nei workload generativi, l’acceleratore deve accedere continuamente a grandi quantità di dati mentre produce i token. La potenza matematica disponibile perde progressivamente importanza quando le unità di calcolo rimangono in attesa che pesi e dati arrivino dalla memoria.
Le GPU AI utilizzano tipicamente HBM – High Bandwidth Memory, una memoria collocata fisicamente molto vicino all’acceleratore e collegata attraverso migliaia di connessioni parallele. Rispetto alla normale memoria DRAM di un server, offre una banda enormemente superiore, caratteristica essenziale quando migliaia di unità matematiche devono essere alimentate contemporaneamente con grandi quantità di dati.
All’interno dei processori viene invece utilizzata SRAM – Static Random Access Memory, una memoria molto più veloce e con latenza inferiore, ma anche molto meno densa e molto più costosa in termini di area di silicio. Per questo può essere integrata in quantità relativamente limitate e viene utilizzata soprattutto per cache e buffer vicini alle unità di calcolo.
Costruire acceleratori basati prevalentemente su SRAM può ridurre la latenza di accesso ai dati, ma richiede una superficie di silicio molto maggiore per ottenere la stessa capacità. Chip più grandi sono anche più costosi da produrre e hanno una probabilità superiore che un difetto di fabbricazione renda inutilizzabile una parte del die.
La soluzione di Etched, Cluster Scale Memory, combina HBM e SRAM e tratta la memoria disponibile nei diversi acceleratori come un pool condiviso a livello di dominio scale-up. Un’interconnessione proprietaria ad alta banda e bassa latenza consente ai chip di raggiungere memoria fisicamente collocata altrove nel cluster senza replicare continuamente grandi quantità di dati.
Nel dominio scale-up, molti acceleratori vengono collegati attraverso interconnessioni ad altissima velocità e bassa latenza, così da condividere risorse e lavorare come parti di un sistema più grande. È un modello diverso dallo scale-out tipico dei data center, dove i server restano più autonomi e comunicano attraverso la rete. In questa architettura Etched combina capacità, throughput e bassa latenza facendo circolare i dati tra gli acceleratori senza vincolare ciascun processore alla sola memoria locale.
La scelta è particolarmente rilevante per i modelli Mixture of Experts (MoE). In queste architetture il modello contiene molti gruppi specializzati di parametri, gli expert, ma per elaborare ciascun token ne viene attivata soltanto una parte. Questo riduce il calcolo necessario rispetto all’utilizzo simultaneo di tutti i parametri, ma obbliga il sistema a poter raggiungere rapidamente expert distribuiti su chip e memorie differenti. La topologia della memoria e dell’interconnessione diventa quindi parte integrante delle prestazioni del modello.
TSMC N4P e la progettazione del rack come un unico sistema
Il primo silicio della generazione attuale è stato realizzato da TSMC con processo N4P, una variante della famiglia produttiva a 4 nanometri della fonderia taiwanese ottimizzata per prestazioni ed efficienza energetica. La denominazione del nodo produttivo non corrisponde più direttamente alla misura di una singola struttura del transistor: identifica una generazione di tecnologie di fabbricazione con determinate caratteristiche di densità, velocità e consumo.
I primi chip sono rientrati dalla fabbrica nei primi mesi del 2026 nella revisione A0, la prima versione fisica prodotta dopo il completamento del progetto.
Prima che un chip possa essere fabbricato, infatti, il progetto digitale viene trasformato nell’insieme definitivo di geometrie utilizzate per produrre le maschere litografiche della fabbrica. Questo passaggio viene chiamato tape-out. Una volta effettuato, correggere un errore significativo richiede normalmente modificare il progetto e produrre una nuova revisione del silicio, con costi elevati e mesi aggiuntivi di lavoro.
Ottenere un componente funzionante già con la revisione A0 riduce quindi sensibilmente tempi e rischi rispetto alla necessità di effettuare un nuovo tape-out.
Etched ha scelto di estendere la co-progettazione a componenti normalmente trattati come livelli distinti dell’infrastruttura. Il sistema comprende chip, package, memoria, PCB – Printed Circuit Board, cioè le schede elettroniche che collegano fisicamente processori, memoria, alimentazione e interfacce, oltre a interconnessioni, circuiti di potenza, cold plate e software.
Il rack diventa così l’unità architetturale entro cui ottimizzare il comportamento del workload.
È una scelta che modifica anche il tipo di azienda necessario per costruire il prodotto. Il gruppo è cresciuto fino a più di 400 persone, provenienti fra l’altro da NVIDIA, Google TPU, Broadcom, SK Hynix e TSMC. Brian Loiler, oggi vicepresidente Platform, ha lavorato per 22 anni in NVIDIA contribuendo allo sviluppo delle piattaforme HGX e DGX; Saptadeep Pal, vicepresidente ASIC & Architecture, ha fatto parte dei team responsabili delle architetture NVIDIA V100, A100 e H100; David Munday, vicepresidente Software, ha costruito il team software delle TPU di Google dalla prima alla quinta generazione.
La composizione riflette la natura del problema: un cluster per l’inferenza deve funzionare contemporaneamente come processore, macchina distribuita, sistema termico, infrastruttura di rete e piattaforma software.
Un miliardo di dollari di contratti prima del pieno ramp produttivo
Etched dichiara più di un miliardo di dollari di contratti con clienti, tra aziende che sviluppano modelli frontier pubblici e proprietari e cloud provider. Il rack consegnato a Jane Street rappresenta il primo deployment reso pubblico.
La scelta del cliente aggiunge un elemento tecnico al dato commerciale. Jane Street sviluppa internamente infrastrutture ad alte prestazioni, utilizza FPGA e hardware programmabile nei sistemi più sensibili alla latenza e impiega machine learning su larga scala.
Gli FPGA – Field-Programmable Gate Array sono chip la cui logica interna può essere riconfigurata dopo la produzione per implementare direttamente determinate funzioni hardware. Offrono meno flessibilità di una CPU dal punto di vista della programmazione software, ma possono garantire latenze estremamente basse quando un algoritmo viene trasformato in una pipeline hardware dedicata. La presenza di questa tecnologia nell’infrastruttura di Jane Street rende particolarmente significativo il suo interesse per sistemi progettati intorno alla prevedibilità e alla latenza del calcolo.
Un sistema di inferenza inserito in questo contesto viene quindi sottoposto a workload diversi da una semplice dimostrazione controllata in laboratorio.
La valutazione finanziaria si è mossa quasi alla stessa velocità dell’hardware. Nel giugno 2024 Etched aveva raccolto 120 milioni di dollari in Series A per finanziare lo sviluppo e il tape-out del primo ASIC. Alla fine di giugno 2026 dichiarava 800 milioni raccolti attraverso quattro finanziamenti non annunciati, compreso un investimento strategico di VentureTech Alliance. Il 23 luglio sono arrivati altri 300 milioni a una valutazione di 10,3 miliardi, con Sequoia Capital alla guida del round. Il 18 agosto Jane Street ha guidato il nuovo aumento da 700 milioni, al quale partecipano anche Kleiner Perkins, Sequoia Capital, Andreessen Horowitz, Peter Thiel, Tiger Global, Bain Capital Ventures, Neo, Stripes, Primary, Positive Sum, Diffusion, Argo e Blackstone.
Il capitale complessivamente raccolto ha così raggiunto 1,9 miliardi di dollari, e la valutazione i 21 miliardi.
Il passaggio cruciale dalla progettazione alla produzione
La questione decisiva per Etched si sta ora spostando sul piano industriale. Produrre alcuni ASIC funzionanti e costruire un rack richiede competenze molto diverse dal consegnare migliaia di sistemi con caratteristiche elettriche, termiche e prestazionali uniformi.
L’azienda ha già aperto una fabbrica a Taiwan e dispone nella sede di San Jose di un data center, di un test house e di un laboratorio per la NPI – New Product Introduction, la fase che porta un nuovo progetto dalla realizzazione dei primi prototipi a un processo produttivo stabile e ripetibile. Comprende verifiche elettriche e termiche, procedure di assemblaggio, test di produzione, controllo della qualità e preparazione della supply chain.
A luglio ha inoltre indicato la realizzazione di un laboratorio da 10 MW vicino alla propria sede, destinato al deployment continuo dell’hardware di prima generazione e alla prototipazione delle successive. In questo contesto, 10 MW non indicano la potenza di un singolo sistema ma la capacità elettrica complessiva dell’infrastruttura: un ordine di grandezza che consente di sperimentare cluster AI composti da molti rack ad altissima densità.
Etched prevede installazioni nell’ordine dei gigawatt, una scala che cambia radicalmente la natura dell’infrastruttura. Un gigawatt equivale a mille megawatt di potenza elettrica disponibile: a queste dimensioni il problema non riguarda più soltanto la costruzione dei sistemi di calcolo, ma anche alimentazione, distribuzione elettrica, raffreddamento e gestione fisica di infrastrutture con consumi paragonabili a quelli di grandi impianti industriali.
Servono fabbriche, supply chain globali, disponibilità dei wafer di silicio da cui vengono ricavati i chip e di package avanzati, sistemi di alimentazione e raffreddamento, software per amministrare flotte di migliaia di acceleratori e strumenti capaci di ottimizzare continuamente i kernel, le routine che eseguono sull’hardware operazioni come moltiplicazioni matriciali, attention, normalizzazioni e trasferimenti di dati. La loro ottimizzazione serve ad adattare il software alle caratteristiche specifiche dell’acceleratore, così da utilizzare una quota maggiore della capacità di calcolo disponibile.
Etched afferma di lavorare già su tre generazioni di hardware in parallelo. Per un’azienda di semiconduttori è un passaggio particolarmente impegnativo: la velocità con cui cambiano modelli, tecniche di quantizzazione, algoritmi di attention, Mixture of Experts e pattern di inferenza è molto superiore ai tradizionali cicli pluriennali di progettazione del silicio.
Ed è qui che si misura la sostenibilità della strategia. Nel 2024 Etched aveva formulato una scommessa quasi binaria sulla permanenza dei Transformer. Nel 2026 il progetto è diventato più ampio: costruire hardware specifico per l’inferenza abbastanza specializzato da guadagnare efficienza rispetto alle GPU general purpose, ma abbastanza adattabile da seguire l’evoluzione dei modelli.
I 21 miliardi di valutazione anticipano finanziariamente la riuscita di questa trasformazione. Il primo rack installato da Jane Street fornisce il primo riscontro commerciale concreto. La prova industriale arriva adesso: trasformare quel rack in una piattaforma prodotta su larga scala e dimostrare, attraverso workload reali e dati verificabili, che Low Voltage Inference e Cluster Scale Memory riescono effettivamente a convertire la specializzazione architetturale in più token per watt, più token per dollaro e minore latenza.
