Memorie, come impostare i parametri nel BIOS

Dal CAS al Time, dal Delay all’Idle Limit: i termini da capire per settare al meglio la temporizzazione dei moduli RAM

marzo 2004 L’impostazione dei parametri di temporizzazione della
memoria nel BIOS si può fare in modo automatico o manuale.

Nel modo automatico il BIOS legge l’SPD
(Serial Presence Detect), un piccolo chip sul modulo di memoria contenente informazioni
inserite dal produttore che riguardano i parametri di temporizzazione e proprietà
dal modulo. Le impostazioni determinate tramite SPD sono le migliori per il
funzionamento del sistema. Però non tutti i moduli includono l’SPD
e quelli di marca in genere supportano frequenze di funzionamento e temporizzazioni
più elevate di quelle specificate nell’SPD e stabilite dal JEDEC
(Joint Electronic Devices Engineering Council, l’organizzazione che stabilisce
gli standard per i circuiti integrati). La serie XMS di Corsair
ad esempio è progettata per funzionare a frequenze superiori rispetto
agli standard.

In questi casi è consigliabile, obbligatorio se manca l’SPD, specificare
manualmente i parametri
. L’operazione non è difficile
ma per trarre il massimo dal componente è necessario avere una buona
conoscenza del significato e funzionamento dei vari parametri. Qui ne abbiamo
raccolti alcuni presenti nei BIOS di Award, Phoenix e AMI.

CAS Latency o SDRAM CAS Latency
Dopo che è stata inviata una richiesta di lettura dei dati completa di
indirizzi di riga e di colonna, la memoria parte alla loro ricerca. La richiesta
non è soddisfatta subito, alla memoria occorre qualche ciclo di clock
per recuperare e preparare le informazioni per l’invio. Il CAS
Latency è dunque il numero di cicli di clock
che intercorre
tra la registrazione di un comando di lettura e il momento in cui i dati sono
disponibili all’uscita della memoria. Impostare il CAS Latency a valori
bassi migliora le prestazioni, ma richiede memorie dall’ottima qualità
costruttiva. Un valore “spinto” e uno ottimale per questo parametro
sono rispettivamente 2 e 3, alcuni BIOS consentono di impostare
un valore intermedio di 2,5.

DRAM Idle Limit
L’Idle Limit è il numero di cicli di clock in cui una pagina di
memoria può restare aperta anche se non ci sono accessi.
È utile quando la CPU esegue degli accessi intermittenti,
se la pagina richiesta è ancora aperta il controller della memoria può
accedervi senza ritardi. Un tempo troppo lungo però interferisce col
ciclo di refresh. Indicativamente il parametro va impostato in un valore compreso
tra 16 e 64.

DRAM PH Limit
Quando un accesso CAS fa riferimento a una riga (Row) ancora attiva perché
usata nel precedente accesso, si parla di Page Hit. Troppi
Page Hit però impediscono la chiusura della pagina impedendo il refresh
delle informazioni contenute, pertanto è necessario limitare il tempo
d’apertura della pagina. Il parametro PH Limit specifica quanti hit sono
ammessi prima della chiusura. Il numero varia da 8 a 64, l’ottimale è
tra 8 e 16. Un valore troppo alto rallenta tutti i dispositivi
che non generano Page Hit.

DRAM RAS Precharge Time
Il Precharge Time imposta il numero di cicli che devono trascorrere dopo l’attivazione
un comando RAS e prima del successivo. Il tempo serve per la riscrittura dei
dati contenuti nella memoria in quanto la lettura provoca la loro cancellazione.
Un’impostazione troppo breve potrebbe causare una corruzione dei dati
perché non si avrebbe un tempo sufficiente per scrivere correttamente
i dati. Un alto numero di cicli invece penalizza le prestazioni.

DRAM R/W Leadoff Timing
La memoria non risponde immediatamente alla richiesta di dati, la lettura del
primo bit di informazioni necessita di un periodo di tempo variabile misurato
in cicli di clock e dipendente dalle caratteristiche fisiche della memoria.
Il ritardo è indicato col nome di latenza. Per compensare la latenza
i processori utilizzano una tecnica chiamata burst (raffica).
In pratica la CPU invece di richiedere un indirizzo alla volta ne richiede un
blocco che si trova in una posizione consecutiva nella memoria. La CPU invia
solo il primo indirizzo mentre la RAM, avvisata dal controller della memoria
che è in corso un ciclo burst, attiva un contatore interno autoincrementante
e un registro che determina la sequenza degli indirizzi. In questo modo la latenza
è presente solo sul primo accesso mentre non è presente sui successivi
al primo perché l’indirizzo è generato internamente. Quindi
se sono necessari 5 cicli di clock perché la memoria fornisca il primo
dei bit richiesti, per i successivi basta un ciclo di clock. Il DRAM R/W Leadoff
Timing specifica per l’appunto il numero di cicli di clock per il primo
accesso alla memoria durante una lettura nel modo burst. Appare come una sequenza
di quattro valori numerici di questo tipo: 5-1-1-1
di cui il primo
a sinistra è il numero di clock necessario per il primo accesso. Valori
più bassi accelerano il sistema ma con memorie di scarsa qualità
potrebbero sorgere errori di memoria. L’impostazione ottimale dipende
dal tipo e qualità della memoria.

DRAM Speculative Leadoff
Una tecnica di velocizzazione dell’accesso in lettura. Il controller della
memoria invia alla memoria il segnale di richiesta lettura prima di aver decodificato
completamente, prevedendolo, l’indirizzo della locazione. È consigliata
l’abilitazione
.

DRAM Speed
È la velocità operativa della memoria e dipende dalle caratteristiche
del componente in questione. Per le memorie PC1600 è di 100 MHz, 133
MHz per le PC2100. 166 MHz per le PC2700 e 200 MHz per le PC3200.

DRAM tRAS Timing Value
Il tRAS specifica il numero di cicli di clock che deve trascorrere prima che
possa avvenire un precharge dopo un comando di attivazione.

DRAM tRC Timing Value
Stabilisce il tempo che deve passare tra due attivazioni successive dello stesso
banco. Dopo la lettura un banco di memoria non è immediatamente accessibile,
deve passare un certo periodo di tempo per permettere la ricostruzione delle
informazioni cancellate durante la lettura e la chiusura delle pagine. Più
corto è il tempo e migliori sono le prestazioni ma un tempo troppo breve
potrebbe non consentire una lettura corretta mentre uno troppo lungo potrebbe
portare alla perdita dei dati perché distanzia eccessivamente l’intervallo
di refresh. Il tRC è dato dalla somma di tRAS e tRP.

DRAM tRCD Timing Value
Ha le stesse funzioni del RAS to CAS Delay.

DRAM tRP Timing Value
Il DRAM tRP Timing Value è il tempo minimo per il completamento del comando
di precharge, ossia la chiusura delle pagine di memoria aperte.

RAS Active Time
Imposta il tempo, specificato in numero di cicli di clock, in cui il segnale
di indirizzamento di una riga RAS è mantenuto attivo durante accessi
multipli alla memoria. Aumentando il tempo si migliorano le prestazioni.

RAS to CAS Delay
Le locazioni di sono organizzate in righe e colonne, quando il processore richiede
o deve scrivere dei dati invia un segnale RAS (Row Access Strobe) che indirizza
le riga, seguito da un segnale CAS (Column Address Strobe) che specifica l’indirizzo
di colonna. Il parametro Delay (Ritardo) imposta il numero di cicli che devono
trascorrere dopo il RAS prima dell’invio di CAS.

Read-around Write
Se la richiesta di lettura dei dati riguarda l’ultimo dato inserito, il
controller della memoria è in grado di fornirlo immediatamente
senza andarlo a recuperare nella memoria perché presente ancora nel buffer
interno al chipset. La sua abilitazione può apportare
qualche miglioramento alle prestazioni.

Turn-around Insertion
Aggiunge uno stato di attesa nell’accesso a due indirizzi di memoria consecutivi.
Disabilitandolo si migliorano le prestazioni, da abilitare
solo nel caso di instabilità del sistema.

Turbo Read Leadoff
È un parametro che imposta il DRAM R/W Leadoff Timing con temporizzazioni
per le massime prestazioni. In generale è consigliabile abilitarlo,
ma con memorie non troppo veloci potrebbero sorgere dei problemi.

1 COMMENTO

Comments are closed.

LASCIA UN COMMENTO

Inserisci il tuo commento
Inserisci il tuo nome